中国科学院福建物质结构研究所刘伟最新Nature子刊 | 高κ氧硫酸钐介电层增强二维电子器件栅极耦合！

发布时间：2025-12-29 20:56:15 浏览量：22

层状介电材料及其范德华(vdW)异质结构在下一代二维电子器件中具有巨大潜力，但兼具宽带隙与高介电常数的材料极为罕见。

2025年12月29日，中国科学院福建物质结构研究所

刘伟

在国际知名期刊 Nature Communications 发表题为《 High-κ samarium oxysulfate dielectric for two-dimensional electronics with enhanced gate coupling 》的研究论文， Jiashuai Yuan ， Chuanyong Jian 为论文共同第一作者，

刘伟

为论文通讯作者。

2 2 4 )单晶，这些原子级薄晶展现出优异的介电性能：宽带隙(~5.54 eV)、高介电常数(~18)、高击穿电压(>12 MV cm -1 )及良好的热可靠性。将超薄Sm 2 2 4 2 )通过vdW力集成，制备出场效应晶体管(FET)，其亚阈值摆幅低至65.2 mV dec -1 ，迟滞仅5.4 mV，开关比~10 9 ，栅极漏电流低至约7×10 -7 A cm -2 此外，基于MoS 2 2 2 4 /MLG异质结构构建的高栅耦合比(GCR~0.83)非易失存储器，实现了超快(~50 ns)编程/擦除、耐久性>2000次及长保持(>10年)。该工作展示了Sm 2 2 4 二维半导体因高载流子迁移率、可调带隙及原子级厚度被视为超越硅基集成电路与存算架构的理想沟道材料。近年来，基于二维材料的浮栅场效应晶体管受到广泛关注，MoS 2 2 等展现优异电场控制能力，可有效降低寄生缺陷俘获，利于存储与计算系统高密度集成。然而，高品质阻挡介电材料的缺失限制了低功耗与超快FGFET性能的进一步提升；介电层需同时具备优异电学特性、低工作电压、低漏电流及稳定热电性能。传统高κ氧化物通过原子层沉积增强静电控制，但纳米尺度晶化与界面缺陷降低器件可靠性，原位沉积还可能引入界面陷阱态、增加散射、恶化迁移率与漏电流，制约其在二维器件中的应用。硅基浮栅存储则因Si/SiO 2 界面高隧穿势垒与悬挂键导致栅耦合比低、功耗高、数据保持短。h-BN、Gd 2 5 2 6 2 x 3 4 等单晶介电因界面质量佳被广泛用于二维电子器件，但h-BN介电常数仅2–4，限制等效氧化厚度缩放与GCR提升，影响存储效率；理想栅介电还需宽带隙以抑制漏电流、降低界面态密度并增强击穿。钙钛矿SrTiO 3 虽介电常数极高，但带隙仅约3.2eV，漏电流过大，难以用于未来二维CMOS。因此，亟需开发兼具高GCR、高κ、低漏电流且界面稳定的新型介电材料，以推动二维电子与存储技术。 2 2 4 单晶介电常数约18、带隙约5.54eV、击穿场强>12MVcm -1 2 2 2 4 为栅介电时，迟滞仅5.4mV，亚阈值摆幅65.2mVdec -1 9 ，顶栅漏电流低至7×10 -7 Acm -2 ，500K下仍高可靠。利用其宽带隙与高介电性能，构建低功耗2.97pJ全二维浮栅存储器，采用MoS 2 2 2 4 2 2 4 、数据保持>10年、耐久>2000次、编程/擦除约50ns。高κ特性提升GCR至约0.83，原子级锐利vdW界面是性能根源。结果凸显Sm 2 2 作为高κ层状介电在二维纳米电子与高GCR浮栅存储器中的巨大潜力。

图1：准vdW层状Sm

2 O

2 SO

单晶的结构与表征。

晶体结构显示[Sm 2 2 2+ 与[SO 2- 交替堆叠；熔盐CVD生长出50μm级透明菱形纳米片，厚度~5.2nm；实验测得宽带隙5.54eV，Raman、XPS、HAADF-STEM及截面原子像共同证实高结晶度与7.4Å层间距。

图2：Sm

2 O

2 SO

介电性能。

双栅石墨烯FET与MIM电容测试给出介电常数~18，6.5nm片可实现1.7nm EOT；击穿场强12–15MVcm -1 ，500K仍保持>10MVcm -1 ，漏电流10 -2 Acm -2 级，性能优于主流高κ氧化物。

图3：MoS

FET电学特性。

以15nmSm 2 2 4 2 9 、SS65.2mVdec -1 、迟滞5.4mV、漏电流7×10 -7 Acm -2 ；500K工作稳定，截面STEM显示5.6ÅvdW间隙，界面缺陷密度仅4.87×10 11 cm -2 eV -1 。

图4：全二维浮栅存储性能。

MoS 2 2 2 4 ，耐久>2000圈，保持>10年，编程/擦除~50ns，单脉冲能耗2.97pJ，显著优于硅基及h-BN阻挡层存储。综上，本研究通过熔盐辅助CVD合成准vdW层状高κ单晶Sm 2 2 4 ，介电常数~18、带隙5.54eV、击穿>12MVcm -1 2 FET与浮栅存储器，实现亚60mVdec -1 摆幅、50ns超快编程/擦除、>10年数据保持与0.83高栅耦合比；该材料兼具原子级平整界面与热稳定性，为二维低功耗逻辑与高速非易失存储提供可扩展的介电解决方案。

High-κ samarium oxysulfate dielectric for two-dimensional electronics with enhanced gate coupling. Nat. Commun. , 2025 . https://doi.org/10.1038/s41467-025-68007-6

#Nature子刊 #中国科学院 #福建物质结构研究所 #刘伟 #材料 #介电材料 #二维电子器件 #存储器